# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO,

#### (19) 世界知的所有権機関 国際事務局



# 

#### (43) 国際公開日 2001 年11 月8 日 (08.11.2001)

**PCT** 

### (10) 国際公開番号 WO 01/84635 A1

(71) 出願人 (米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市

大字門真1006番地 Osaka (JP).

(72) 発明者; および

(51) 国際特許分類<sup>7</sup>: H01L 29/786, 21/336, G02F 1/1368

(21) 国際出願番号:

PCT/JP00/06330

(22) 国際出願日:

2000年9月14日(14.09.2000)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

(30) 優先権データ:

WO 01/84635 A

特願2000-131264 特願2000-197536 2000年4月28日(28.04.2000) JP 2000年6月30日(30.06.2000) JP


日本語

(75) 発明者/出願人 (米国についてのみ): 南野 裕 (NANNO, Yutaka) [JP/JP]; 〒665-0024 兵庫県宝塚市逆瀬台 1-7-1-714 Hyogo (JP). 岡田隆史 (OKADA, Takashi) [JP/JP]; 〒575-0021 大阪府四條畷市南野 2-7-12 Osaka (JP). 山野敦浩 (YAMANO, Atsunori) [JP/JP]; 〒666-0111 兵庫県川西市大和東2-26-5 Hyogo (JP). 千田耕司 (SENDA, Kouji) [JP/JP]; 〒617-0845 京都府長岡京市下海印寺川向井12-13 Kyoto (JP).

[続葉有]

(54) Title: THIN FILM TRANSISTOR AND METHOD FOR FABRICATING THE SAME, AND LIQUID CRYSTAL DISPLAY COMPRISING THE SAME

(54) 発明の名称: 薄膜トランジスタとその製造方法、及びそれを用いた液晶表示装置



(57) Abstract: A thin film transistor having high performance and high reliability by suppressing the OFF current (photoconduction current) during irradiation with light. The thin film transistor comprises a polysilicon semiconductor layer having a channel region, source and drain regions formed on either side of the channel region, and a depletion layer formed between the channel region and the drain region, wherein the width of the depletion layer is proportional to the photoconduction current generated when the channel region is irradiated with light, and the width of the depletion layer is equal to or

A...EXPRESSION (8)

B...WIDTH OF DEPLETION LAYER Wd ( µ m)

C...PHOTOCONDUCTION CURRENT (A/cdm-2)

[続葉有]





- (74) 代理人: 大前 要(OHMAE, Kaname); 〒540-0037 大阪府大阪市中央区内平野町2-3-14 ライオンズビル大手前2階 Osaka (JP).
- (81) 指定国 (国内): CN, KR, US.

添付公開書類: — 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

smaller than a value determined according to the proportional relation in order to control the photoconduction current within a specified allowable range.

#### (57) 要約:

光照射時のOFF電流(光伝導電流)を抑え、高性能、高信頼性を実現した薄膜トランジスタを提供する。即ち、チャネル領域と、該チャネル領域の両側に配置されたソース領域およびドレイン領域とが形成された多結晶シリコン半導体層を有し、前記チャネル領域との間には空乏層が形成され、該空乏層の幅とはいいて、動合に発生する光伝導電流とは比例関係を有し、前記光伝導電流を所定許容値内とするために、空乏層の幅を前記比例関係に基づいて求めた値以下とした構成である薄膜トランジスタを提供する。

#### 明 細 書

薄膜トランジスタとその製造方法、及びそれを用いた液晶表示装置

5

#### 技 術 分 野

本発明は、薄膜トランジスタとその製造方法、及びそれを用いた液晶表示装置に関する。

10

15

20

25

#### 背 景 技 術

(第1の背景技術)

従来、アモルファスシリコン(以下、「a - Si」と称する)で形成されているアクティブマトリクス型の液晶表示装置の画素の駆動性能は、a - Siで十分に満たされているが、同一の基板上に同じプロセスで信号線の駆動回路を構成することは性能上困難であり、単結晶Siによって形成された外付けの駆動回路(ドライバー)を用いてパネルを駆動している。

しかしながら、a-Siの移動度は0.5~1cm²・s・V‐1であり、今後、液晶パネルの画素数が増大した場合、一般的には最大1水平期間に相当する画素のTFTをONする時間はますます短くなり、画素への書き込み能力が不足する。

これに対して、画素のTFTをポリシリコン(以下、「p-Si」と称する)で作成することにより、このTFTの移動度は、a-Siで作成された場合に比較して1桁から2桁以上高いため画素への充電能力が高くなる。従って、液晶パネルの高精細化が進むにつれて、画案TFTをp-Siで形成することは有利である(FPD E

x p o F o r u m 9 7, 2 - 1 4).

5

10

15

一般的に p ー S i T F T の構造としては、ゲート電極がチャネル層上方に位置するトップゲート型、ゲート電極がチャネル層に対して基板側に存在するボトムゲート型の 2 種類が存在する。トップゲート型構造は、ボトムゲート型構造に比較して、不純物をゲート電極をマスクとして自己整合的にドーピングすることにより寄生容の小さいTFTを作成することが可能であり微細化に有利である。

上記トップゲート型のTFTを例えば液晶表示装置に適用し該TFTの裏面より光を照射した場合、バックライトの光は直接TFTのチャネル領域に照射される。そして、前記チャネル領域に光が照射されると、この部分で光伝導電流が発生しOFF電流が大きくなるという問題があった。ここで、「光伝導電流」について説明する。

半導体中での光伝導電流の発生のメカニズムは太陽電池などを中心にこれまで多くの論文(たとえば、田中一宣編著、"アモルファス半導体の基礎、" 1982年)などに紹介されているが、p-SiTFTでの光伝導電流の発生メカニズムについて論じられたものは少ない。

一般的に、光伝導電流の発生は、電界の印加された状態でバンドギャップを介して電子/正孔対が生成され、生成された電子/正孔 対が電界によりドリフトし、それぞれの領域で多数キャリヤの増加に対しキャリヤの再結合電流という形で観測されるものである。ゲート電極下のチャネル領域は、逆バイアス条件下においてチャネル直下に正孔が誘起されるがそのキャリヤの濃度は非常に低い。これに対しドレイン側の多数キャリヤである電子は、nー領域のシート25 抵抗が20kΩ/□~100kΩ/□の範囲では1016/cm³~1018/cm³程度のキャリヤ密度であると推定される。この

WO 01/84635 PCT/JP00/06330

場合、n-領域の多数キャリヤである電子はチャネル側に向かって拡散し拡散電位Vdを形成する。尚、空乏層の幅はWdで表される。

光が照射されることにより、この空乏化した領域で電子/正孔対が発生する。発生した電子/正孔対は互いに電界に惹かれ電子はドレイン方向、ホールはチャネル方向に移動する。ドレイン側に移動した電子ならびにチャネル側に移動した正孔はそれぞれの領域で再結合して消滅する。この再結合に消費される電荷がそれぞれソースおよびドレイン電極により供給され、これが光伝導電流として観測される。

10 上記のような光伝導電流によってOFF電流が増加(オフ特性の 劣化)した場合、次のような問題が発生する。

オフ特性の劣化により引き起こされる画質劣化は、輝度傾斜とクロストークである。輝度傾斜とは、図38(a)に示すように、画面の上部と下部で、液晶の電流/輝度特性が異なることにより発生15 するものであり、画面の上部と下部で輝度の差が生じる。一方、クロストークとは、図38(b)のように白の中央部に黒のボックスパターンを表示した場合、黒の画像が上下あるいは左右方向に尾を引くような現象である。また、その他、オフ特性の劣化はフリッカーの増加、輝度むらの発生など画質に大きな影響を与える。

20 (第2の背景技術)

5

25

また、p‐SiTFTは高移動度であるので、画面内のアクティブマトリックス素子と信号駆動回路の一部あるいは全部をガラス基板上に同時に形成することができる。しかしながら、p‐SiTFTは、a‐SiTFTやMOS型電解効果トランジスタに比較してOFF電流が大きいという欠点を有している。

そこで、このOFF電流低減のために、特開平5-136417

20



に開示されているように、 TFTのソース領域またはドレイン領域の少なくとも一方に隣接して、 低 濃度不純物領域 (LDD領域) を設ける方法が行われている (第1の従来の方法)。

また、LDD領域を形成する他の方法として、LDD領域をTa 5 О x の有無によりコントロールする方法 (Euro Display, 96 pp547) が開示されている (第2の従来の方法)。

LDD領域がOFF電流低減に有効であるメカニズムについては、特開平5-136417に開示されているように、LDD領域がドレイン領域に対して高抵抗であるため、チャンネル/LDD領域の10接合部にかかる電界が、LDD領域を設けない場合に対して小さくなるためと考えられている。

以上の2つの方法では、いずれの方法もLDD領域をマスク合わせによりTaOxの有無を制御、あるいはレジスト膜の有無を制御することによりドーピング濃度の違う部分を形成している。この方法では確実にLDDの領域を確保するために、LDD領域の長さはマスクあわせの寸法精度以上の長さを確保しなければならない。

これに対し、特開平7-140485に示すように、LDD領域

をゲート電極に対して自己整合的に形成する第3の従来の方法がある。本方法は、ゲート電極となるAlを陽極酸化することによって、その側面にAlの酸化物層を形成し、これをマスクとしてN型或いはP型の不純物元素を導入して、ソース領域、ドレイン領域及び前記側面の酸化物層とほぼ同じ厚みを持った低濃度不純物層を作成することを可能とするものである。

この方法を用いれば、ゲート電極に対して自己整合的にLDD領 25 域を形成することが可能で、LDD領域形成のためのマスクを削減 できると共に、不純物濃度の高い領域の長さを、陽極酸化したAl



の側面に存在する酸化物の膜厚に相当する 0 . 1 μm ~ 0 . 5 μm 程度とかなり小さく形成することが可能である。

LDD構造はOFF電流低減に関して効果が高いのであるが、TFTのゲート電極下のチャンネルが反転するON状態においては、比較的高抵抗層であるLDD領域がチャンネル領域に直列に挿入されることによりON電流が低下するという欠点を有している。

本来、LDD領域はソースならびにドレイン領域である部分に対して高抵抗でありTFTの特性が上がるに従ってその抵抗の影響が顕著に現れる傾向をもつ。よって、この高抵抗領域であるLDD領域の長さは、そのOFF電流を低減させるに十分であり、かつ高いON電流を確保するに十分に低い抵抗値を持つものでなければならない。

しかしながら、現状では L D D 領域の長さの指針を決める方法が皆無であり、 O F F 電流低減のために必要以上に L D D 領域を確保 15 する必要がある。一般的には 1 . 5 μmよりも長い L D D 領域を確保する必要があり、 その結果、 T F T の O N 電流を低下させる原因となっている。

また、第3の従来例に示す方法によれば、LDD領域を 0. 1 μm ~ 0. 5 μm 程度とかなり小さく形成することが可能であるが、
20 一般に液晶パネルのドライバ或いは画素のTFTとして用いる場合、その駆動電圧は 5 ~ 1 5 V程度であり、一般の 1 C と比較してかなり高い。従って、LDD領域が 0. 1 μm ~ 0. 5 μm の場合、その効果が不十分となり本プロセスでは十分にOFF電流を下げることができない。

25 そこで、本発明では、上記の点に鑑み、光照射時のOFF電流(光 伝導電流)を抑える構成をとることにより、輝度傾斜やクロストー ク等の画質劣化を抑制し、高性能、高信頼性を実現した薄膜トランジスタの提供を第1の目的としている。

また、OFF電流を抑えるとともに、LDD領域の長さを必要最小限に押さえてON電流の減少を抑制する構成をとることにより、 5 高性能、高信頼性を実現した薄膜トランジスタの提供を第2の目的 とするものである。

#### 発明の開示

即ち、上記課題を解決するために、請求項1に記載の発明は、薄 膜トランジスタであって、チャネル領域と、該チャネル領域の両側 10 に配置されたソース領域およびドレイン領域とが形成された多結晶 シリコン半導体層を有し、前記チャネル領域と前記ドレイン領域と の問には空乏層が形成され、該空乏層の幅と前記チャネル領域に光 が照射された場合に発生する光伝導電流とは比例関係を有し、前記 光伝導電流を所定許容値内とするために、空乏層の幅を前記比例関 15 係に基づいて求めた値以下とした構成であることを特徴としている。 上記のように、空乏層幅が光伝導電流と比例関係を有することが 新たに見い出され、これにより、空乏層幅を制御することで光伝導 電流を所定の許容値以下とすることが達成され、輝度傾斜やクロス トーク等の画質劣化のない薄膜トランジスタを提供することができ 20る。

また、請求項 2 に記載の発明は、請求項 1 に記載の薄膜トランジスタであって、前記ドレイン領域のシート抵抗を R (k  $\Omega$  /  $\square$ )、前記チャネル領域のチャネル幅を W ( $\mu$  m)とした場合、式 (1)の関係を満たすことを特徴としている。

尚、Aは光伝導電流と光強度によって定められる定数である。

また、請求項 3 に記載の発明は、請求項 2 に記載の薄膜トランジスタであって、前記ドレイン領域のシート抵抗を R (k  $\Omega$   $\angle$   $\square$ )、前記チャネル領域のチャネル幅を W ( $\mu$  m)とした場合、式 ( 2 )の関係を満たすことを特徴としている。

 $(R + 3 0) \cdot W < 1 \times 1 0^{3} \cdots (2)$ 

上記(1)式、(2)式のように、新たに制御できる因子 (ドレイン領域のシート抵抗) とチャネル領域のチャネル幅との関係によって、光照射時のOFF電流(光伝導電流)を抑制する範囲を規定することができる。そして、上記(1)式、(2)式の関係を満たす薄膜トランジスタは、光照射時のOFF電流の増加を抑えることができるので、クロストークや輝度傾斜を防ぐことができ、従って、高性能、高信頼性を実現することができる。

また、請求項4に記載の発明は、請求項3に記載の薄膜トランジ 15 スタであって、前記チャネル領域のチャネル辐Wが2μm以下であ ることを特徴としている。

上記(2)式の関係は、チャネル領域のチャネル幅 W を 2 μ m 以下とする場合であっても、シート抵抗 R とチャネル幅 W によって、 光照射時の O F F 電流の増加を抑えることができる。

20 また、請求項 5 または請求項 6 に記載の発明は、請求項 3 または 請求項 4 に記載の薄膜トランジスタであって、前記ドレイン領域の シート抵抗が 2 0 k Ω / □以上、 1 0 0 k Ω / □以下であることを 特徴とする。

このように規制するのは、シート抵抗が 2 0 k Ω / □以下では O 25 F F 電流は急激に大きくなり、また、シート抵抗を 1 0 0 k Ω / □ 以上にした場合、トランジスタの O N 電流が低下しパネルの動作が WO 01/84635 PCT/JP00/06330


不安定となるためである。ドレイン領域のジート抵抗の範囲を20kΩ/□以上100kΩ/□以下とすることにより、OFF電流の低減を図ることができるとともに、ON電流の減少は起こらない薄膜トランジスタを提供することができる。

- 5 また、請求項 7 に記載の発明は、チャネル領域と、該チャネル領域と、該チャネル領域と、該チャネル領域と、該チャネル領域と、該チャネル領域と、該チャネル領域と、該チャネル領域とが配置された多結晶シリコン半導体層を有し、液晶表示装置にスイッチング素子としずの流流の方式では、立ちれる薄膜トランジスタであって、前記液晶表示装置を構成するバックライトの輝度を2000(cd/m²)以上とする場合、前記ソース領域と前記チャネル領域との間、または前記ドレイス領域と前記チャネル領域との間、または流流を不純物領域との前記チャネル領域との間の少なくともいずれか一方に、不純物環度がソース領域およびドレイン領域よりも低い低濃度不純物領域の長さΔしは、1.0μm以下であることを特徴としている。
- 15 このように、低濃度不純物領域を形成することにより、空乏層の 広がりを長さΔ L が 1 . 0 μ m 以下とされた低濃度不純物領域の範 囲内とすることができ、従って、光伝導電流(Ο F F 電流)が増加 しない薄膜トランジスタとすることができる。

また、請求項8に記載の発明は、チャネル領域と、チャネル領域
20 の両側に配置されたソース領域およびドレイン領域とが形成され、
前記ソース領域とチャネル領域との間、またはドレイン領域とチャネル領域との間の少なくともいずれか一方に、不純物 濃度がソース
領域およびドレイン領域よりも低い低濃度不純物領域が形成された
多結品シリコン半導体層を有する薄膜トランジスタであって、前記
25 低濃度不純物領域の長さをΔL(μm)、ソースードレイン問電圧
をVlc(V)、前記チャネル領域のチャネル幅をW(μm) とし

. 8





 $\Delta L > (W \cdot V \mid c) / 3 6 \cdots (3)$ 

このような関係を満たすことにより、薄膜トランジスタのOFF時には、前記低濃度不純物領域がキャリアの枯渇する高抵抗層となるためOFF電流の低減を図ることができる。そして、前記(1)式より、LDD領域の長さの指針を決めることができ、OFF電流低減のために必要以上にLDD領域を確保する必要はなくなるのである。

また、請求項9に記載の発明は、請求項8に記載の薄膜トランジ 10 スタであって、前記チャネル領域のチャネル長をL (μm) とした 場合、式 (4) の関係を満たすことを特徴としている。

 $\Delta$  L < 1 . 5 · (W / L) ··· (4)

このような関係を更に満たすことにより、薄膜トランジスタの〇N時には、ゲート電極からの電界の作用により、ゲート電極下の低 濃度不純物領域はキャリアとなる電子が蓄積して低抵抗領域となり、〇N電流の減少は起こらない。よって、前記薄膜トランジスタは、〇N電流を十分確保すると共に〇FF電流を小さく押さえることが可能となる。

また、請求項10に記載の発明は、請求項9に記載の薄膜トラン 20 ジスタであって、前記チャネル領域のチャネル幅W (μm) が 2 μ m以下であることを特徴としている。

このように、前記低濃度不純物領域の長さΔLを規制することにより、OFF電流の低減を図ることができるとともに、ON電流の減少は起こらない。



25

また、請求項13に記載の発明は、請求項11に記載の薄膜トランジスタであって、前記低濃度不純物領域が、ドレイン領域とチャネル領域との間にのみ形成されていることを特徴としている。

低濃度不純物領域を設けるのは、本来的にはドレイン領域に作用する電界を緩和するためであり、かかる観点からすれば、ドレイン領域とチャネル領域の双方に低濃度不純物領域を設ける必要はない。そこで、ドレイン領域とチャネル領域との間、または前記ドレイン10 領域と前記チャネル領域との間の少なくとも一方に低濃度不純物領域を形成すれば、薄膜トランジスタの面積を小さくすることが可能となる。

また、請求項14に記載の発明は、請求項1に記載の薄膜トランジスタをスイッチング素子として備えた液晶パネル部と、前記液晶パネル部と、前記を保給するパックライト部と、を備えた液晶表示装置であって、前記ドレイン領域のシート抵抗をR(κΩ/□)、前記バックライト部の輝度をB(cd/m²)、前記チャネル領域のチャネル幅をW(μm)とした場合、式(5)の関係を満たすことを特徴としている。尚、Cは光伝導電流によって定められる20 定数である。

 $(R + 3 0) \cdot B \cdot W < C \dots (5)$ 

また、請求項 1 5 に記載の発明は、請求項 1 4 に記載の液晶表示装置であって、前記ドレイン領域のシート抵抗を R (k Q /  $\Box$ )、前記バックライト部の輝度を B (c d / m  $^2$ )、前記チャネル領域のチャネル幅を W  $(\mu$  m) とした場合、式(6)の関係を満たすことを特徴としている。

 $(R + 3 0) \cdot B \cdot W < 1 \times 1 0^{6} \cdots (6)$ 

また、請求項16に記載の発明は、EL装置であって、薄膜トランジスタを有する基板に形成された画素電極上層に発光層を有し、該発光層上層に対向電極が形成されたEL装置であって、前記薄膜トランジスタは、請求項1に記載の薄膜トランジスタであり、該薄膜トランジスタのチャネル領域に照射される光強度をB(cd/m²)とした場合、式(5)の関係を満たすことを特徴としている。尚、Cは光伝導電流によって定められる定数である。

 $(R + 3 0) \cdot B \cdot W < C \dots (5)$ 

10 また、請求項17に記載の発明は、請求項16に記載のEL表示装置であって、前記ドレイン領域のシート抵抗をR (k Ω / □)、前記チャネル領域に照射される光強度をB (c d / m²)、前記チャネル領域のチャネル幅をW (μm) とした場合、式 (6) の関係を満たすことを特徴としている。

15  $(R + 3 0) \cdot B \cdot W < 1 \times 1 0^{6} \dots (6)$ 

また、請求項18に記載の発明は、絶縁性基板上に多結晶シリコン半導体層を形成する多結晶シリコン半導体層形成するゲート絶縁膜を形成するゲート絶縁膜上にゲート絶縁でパターン状に形成するゲート絶縁膜上にゲート電極をパターン状に形成するゲート電極の側面を覆が上にゲート電極の側面を酸化して、該が一ト電極の側面を覆が出程と、前記ゲート電極をマスクとして不純物をトープする不純物ドープ工程と、を有する薄膜トランジスタの製造によるであって、前記陽極酸化工程において形成される金属でによって、前記陽極酸化工程において形成される金属での膜を形成される金属でであって、前記陽極酸化工程において形成される金属で変を制御して、前記不純物ドープ工程において形成される低濃度不純物領域の長さΔLを1.0μm以下とすることを特徴としている。



また、請求項19に記載の発明は、薄膜トランジスタの製造方法 であって、絶縁性基板上に多結晶シリコン半導体層を形成する多結 品シリコン半導体層形成工程と、前記多結晶シリコン半導体層上に ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁 膜上にゲート電極をパターン状に形成するゲート電極形成工程と、 5 前記多結晶シリコン半導体層に前記ゲート電極をマスクとして不純 物をドープする第1の不純物ドープ工程と、前記第1の不純物ドー プエ程により、不純物がドープされた半導体領域上に遮蔽膜を形成 し、該遮蔽膜を異方性エッチングによりパターン状に形成する遮蔽 膜形成工程と、前記多結晶シリコン半導体層に前記遮蔽膜をマスク 10 として不純物をドープして、遮蔽膜の下部領域とそれ以外の領域で 不純物濃度差が存在するようにして、ソース領域とチャネル領域と の間、またはドレイン領域とチャネル領域との間の少なくともいず れか一方に、不純物濃度がソース領域及びドレイン領域よりも低い 低濃度不純物領域を形成し、該低濃度不純物領域の長さを1.0μ 15 m以下とする第2の不純物ドープ工程と、を有することを特徴とし ている。

また、請求項20に記載の発明は、請求項19に記載の薄膜トランジスタの製造方法であって、前記低濃度不純物領域の長さΔLが 20 1.0μm以下のものを良品とする検査工程を含むことを特徴としている。

#### 図面の簡単な説明



図2はTFTをOFF状態にした場合の電界をシミュレーション した結果を示すグラフである。

図3はシミュレーションにより得られたシート抵抗と空乏層幅との関係を示すグラフである。

図4はシミュレーション(W=4μmの場合)により求められた空乏層幅と該空乏層幅に対応するシート抵抗での光伝導電流との関係を測定した結果を示すグラフである。

図5はアクティブマトリックスの等価回路を示す図である。

図6は画素電圧ロスのシュミレーション結果を示すグラフである。

10 図7は本発明の実施の形態 1 - 1 に係る薄膜トランジスタを画素 スイッチング素子として使用した液晶表示装置の概略断面図である。

図8は本発明の実施の形態 1 - 1 に係る薄膜トランジスタの概略断面図である。

図9は図8の概略平面図である。

15 図 1 0 は本発明の実施の形態 1 - 1 に係る薄膜トランジスタの製造方法を示す概略断面図である。

図11は同じく薄膜トランジスタの製造方法を示す概略断面図である。

図 1 2 は同じく薄膜トランジスタの製造方法を示すフローチャー 20 トである。

図13は薄膜トランジスタの電圧/電流特性を示すグラフである。

図14は〇FF電流の基板面内のばらつきを示すグラフである。

図15はn型領域の濃度をパラメータとした、薄膜トランジスタ

のVg-Id特性をシミュレーションした結果を示すグラフである。

25 図16はTFTをOFFした場合の電界をシミュレーションした 結果を示すグラフである。 図 1 7 は本発明の実施の形態 1 - 2 に係る薄膜トランジスタの製造方法を示す概略断面図である。

図18は同じく、薄膜トランジスタの製造方法を示す概略断面図である。

5 図 1 9 は本発明の実施の形態 1 - 3 に係る薄膜トランジスタを用いた C - M O S インバータの配線パターンを示す平面図である。

図20はその等価回路図である。

図21は図19の矢視X-X、断面図である。

図 2 2 は C - M O S インバータにおける o n / o f f 時での n 
10 c h トランジスタのバイアス状態における動作ポイントを示すグラフである。

図 2 3 はシート抵抗をパラメータとしてLDD領域を 0 . 5 μ m から 3 μ m まで変化させた場合の V g - I d 特性をシミュレーションした結果を示すグラフである。

15 図24はチャンネル領域とLDD領域において、TFTをOFF 状態にした場合(Vg=-10V、Vd=6V時)の電界をシミュレーションした結果を示す。

図26は実施の形態2-1に係る薄膜トランジスタの簡略化した断面図である。

図27は図26の概略平面図である。

図 2 8 は本発明の実施の形態 2 - 1 に係る薄膜トランジスタの製 25 造方法を示す概略断面図である。

14

図29は本発明の実施の形態2-1に係る薄膜トランジスタの製

造方法を示す概略断面図である。

図 3 0 は本発明の実施の形態 2 - 1 に係る薄膜トランジスタの製造方法を示すフローチャートである。

図31は、LDD領域を形成する工程を説明する概略断面工程図 5 である。

図32は、フォトマスクと基板の斜視図である。

図33は同じく平面図である。

図34は、LDD領域形成後の薄膜トランジスタの概略断面図である。

10 図35は実施の形態2-1に係る薄膜トランジスタの電圧/電流 特性を示すグラフである。

図36は実施の形態2-1に係る薄膜トランジスタのOFF電流の基板面内のばらつきを示すグラフである。

図 3 7 はLDD領域の濃度をパラメータとした、TFTのVg-15 Id特性をシミュレーションした結果を示すグラフである。

図38は輝度傾斜とクロストークについて説明するための概略図である。

## 発明を実施するための最良の形態

20 [第1の発明群]

(第1の発明群の概念)

まず、第1の発明群の概念について説明した後、具体的な実施の形態について図面に基づいて説明する。

第 1 の 発 明 群 で は 、 T F T へ の 光 照 射 時 の 光 伝 導 電 流 を 抑 え る こ 25 と を 目 的 と し て い る 。

そこで、上記目的を達成するために、本願発明者らは、前記光伝

導電流と相関性を有するパラメータを探索し、その結果、空乏層幅が光伝導電流と比例関係を有することを新たに見い出した。この比例関係に基づいて空乏層幅を制御(小さく)することによって、光伝導電流を許容値以下とすることが達成され、輝度傾斜やクロストーク等の画質劣化のない薄膜トランジスタを提供することができる。 一ク等の画質劣化のない薄膜トランジスタを提供することができる。 一角、前記「空乏層幅」とは、後述する図2(a)に示すように、電界強度が立ち上がる2点のそれぞれの接線間の距離と定義する。

また、従来、バックライトの輝度B及びチャネル領域のチャネル幅Wは、光伝導電流と相関性があることは分かっており、これら 2 つの制御パラメータに基づいてTFTの設計を行っていた。しかし、前記 2 つの制御パラメータだけでは光伝導電流抑制に対して十分でなく、TFTを設計する上で誤差が生じることもある。

そこで、本願発明者らは、前記「空乏層幅と光伝導電流との比例 「関係」に関して更に鋭意検討を加え、ドレイン領域のシート抵抗に対して相関性があることを新たに見出した。これよりの、シート抵抗にという新たな因子を評価基準とすることによりのでは、シートがいるののでは、カータが2つのでは、カータが3つとなりのでは、カータが2つの電流とのの電流とのができる。以下に、空乏層幅と光伝導電流との関盟をは抑制することができる。以下に、空乏層についてまず説明し、その後、バックライトの解度との原理について説明する。

まず、本願発明者らは、TFTを構成するチャネル領域のチャネ 25 ル幅と光伝導電流の関係を測定するとともに、ドレイン領域のシー ト抵抗と光伝導電流の関係を測定した。更に、シミュレーションに

10



より動作解析を行い、空乏層幅の範囲を求めた。

図 1 ( a ) は、 T F T を構成するチャネル領域のチャネル幅Wと 光伝導電流 ( O F F 電流: l o r r ) との関係を示すグラフである。 尚、実線は 6 0 0 0 c d / c m 2、破線は 4 0 0 0 c d / c m 2、 1 点鎖線は 2 0 0 0 c d / c m 2 の光を照射した場合のチャネル幅 Wと光伝導電流 I O r r の関係を示している。

図1(a)より、光照射時のOFF電流 I<sub>OFF</sub>は、チャネル幅Wに比例することが明らかである。また、図1(b)は、バックライト輝度と光伝導電流との関係を示すグラフであるが、OFF電流 I<sub>OFF</sub>は、バックライト輝度Bに比例することが確認できた。

図 2 (a)はTFTをOFF状態にした場合の電界をシミュレーションした結果を示すグラフである。図 2 (a)に示すシミュレーション結果により、電界はほぼチャネル/ドレイン領域の接合部にのみ集中しており、LDD領域のシート抵抗が 2 0 k Ω / □ (実線) の場合、空乏層幅は約 0 . 5 μ m 程度であり、その空乏層領域は主にチャネル側に伸びていることが分かる。これに対して、シート抵抗が 1 0 0 k Ω / □ (破線) の場合、空乏層幅は 0 . 9 μ m 程度であり、LDD領域に拡がっていることが確認される。

これにより、シート抵抗が変化することにより空乏層幅も変化することが新たに見い出された。そこで、本願発明者らは、シート抵抗と空乏層幅との関係を調査した。その結果を図るに示す。図3はシート抵抗Rに比例することが確認されたシート抵抗Rに比例することが確認された。これはp/n接合の場合における空乏層の拡がりと同様、キャリフカはp/n接合の場合における空乏層の拡がりと同様、キャリスをであると考えられる。そして、週3のシート抵抗と空乏層幅との関係を下記(7)式に示す。



## $W d = 8 \times 1 \ 0^{-3} \cdot R + 0 \cdot 2 \ 4 \cdots (7)$

図 4 はシミュレーション(W = 4  $\mu$  m の場合)により求められた空乏層幅と、該空乏層幅に対応するシート抵抗での光伝導電流と、の関係を測定した結果を示す。

5 空乏層幅と光伝導電流をそれぞれ対数でプロットすると、ほぼ傾きが1の直線が得られた。これは、光伝導電流が空乏領域により発生することを示唆するものである。そして、空乏層幅Wdと光伝導電流の関係は下記(8)式のように表すことができる。

$$I_{photo} = 5 \times 1 0^{-15} \cdot W d \cdots (8)$$

10 尚、上記(8)式で、 I ρ h 。: 。は、チャネル幅が 4 μ m での光 強度が 1 ( c d / m ²)当たりの値である。

このように上記(8)式より、空乏層幅Wdが光伝導電流 Ipholonicと比例関係を有することが見い出され、これにより、空乏層幅を制御(小さく)することで光伝導電流を許容値以下とすることができ、輝度傾斜やクロストーク等の画質劣化ない、高性能、高信頼性を実現した薄膜トランジスタを提供することができる。尚、前記「許容値」とは、例えば後述するが、10pA以下の値である。


また、前述した図1(a)より、 I<sub>off</sub>はチャネル幅W及び光強度Bに比例するので、 I<sub>off</sub>と I<sub>photo</sub>とは下記(9)式の関20 係を満たす。

$$I_{off} = I_{photo} \cdot (W / 4) \cdot B \cdots (9)$$

そこで、上記 (9) 式と (8) 式より I<sub>photo</sub>を消去すると、 下記 (10) 式のようになる。

 $I_{off} (4 / (W \cdot B)) = 5 \times 10^{-15} \cdot Wd \cdots (10)$ 

25 そして、上記(7)、(10)式より空乏層幅Wdを消去すると、 下記(11)式が得られる。ここで、図1(a)より I of f はチ ō



ヤネル幅Wに比例する。

 $R = 1_{off} \cdot 10^{17} / (B \cdot W) - 30 \cdots (11)$ 

ところで、一般的に高品位の画質を維持するためには、Ⅰ。() は10pA以下の値が必要である。その理由について以下に説明す る。図5にアクティブマトリックスの等価回路を示す。

TFTのOFF抵抗R。;が小さくなると、次の書き込みまで 電荷が保持できなくなり電圧ロスとなる。時間T後の画素電圧Vは (12) 式で記述される。

 $V = V_0 \{ 1 - exp (T / (R_{off} \times C t o t)) \cdots (1 2) \}$ 

zzc, Ctot = Cs + Clc10

また、 TFTのOFF電流 (R  $_{\circ\,f\,\,f}$  = V  $_{s\,\,d}$  / I  $_{\circ\,\,f\,\,f}$  ) をパラメ ータとした場合の、時間と電圧ロスのシミュレーション結果を図 6 に示す。 図 6 より、 1 6 m s e c ( 1 / 6 0 ll z ) の 保 持 時 間 で 、 電 圧ロスを 0.02 V以下に抑制するためには、バックライト照射状 態でOFF電流を10pA以下にする必要があることが確認される。 15 よって、前記(11)式のⅠ。,,を10pA以下とすると次式 が得られる。

> $(R + 3 0) \cdot B \cdot W < 1 0 \cdot 1 0^{-12} \cdot 1 0^{17} = 1 \times 1 0^{6}$ ... (6)


20となる。

> また、薄膜トランジスタが使用される条件によっては、OFF電 流を抑制する値は変化するので、下記(5)式のように表すことが できる。

$$(R + 3 0) \cdot B \cdot W < C \dots (5)$$

尚、Cは光伝導電流によって定められる定数である。 25

このようにして、上記(6)式を満たす薄膜トランジスタは、光



また、上記式(6)は液晶パネルとしてのバックライト輝度を含 5 んだ式であるが、一般的に薄膜トランジスタは常にバックライトを 備えた透過型のみとは限らない。従って、バックライト輝度 B を最 高 5 0 0 0 c d / m²と仮定すると、前記(6)式は

 $(R + 3 0) \cdot W < 2 \times 1 0^{2} \cdots (2)$ 

となり、前記(2')式を満たす薄膜トランジスタは、バックライ 10 トの輝度Bに関係なく、即ち、透過、反射型を問わない薄膜トラン ジスタとすることができる。

尚、上記(2')式は、下記(2)式を満たす方が更に性能の良い薄膜トランジスタとすることができる。

 $(R + 3 0) \cdot W < 1 \times 1 0^{3} \cdots (2)$ 

15 また、前記(1 1 )式は、下記(1 1 ')式のように表すことが できる。即ち、

 $(R + 3 0) \cdot W < (I_{off} \cdot 1 0^{17}) / B \cdots (1 1^{1})$ 

上記(11′)の右辺を、 I 。、、 と B とによって定められる定数 A で置き換えると、下記(1)式で表すことができる。

 $(R + 3 0) \cdot W < A \cdots (1)$ 

(Aは光伝導電流と光強度によって定められる定数)

また、前記TFTの構成において、LDD領域を形成することにより、該LDD領域以上には空乏層は広がらず、前述したように空 乏層幅と比例関係にある光伝導電流を抑制することができることとなる。図16は、チャネル領域とLDD領域において、TFTをOFF状態にした場合(Vg=-10V、Vd=6V時)の電界をシ

20

ミュレーションした結果を示す。

前記シミュレーション結果より、電界のかかる領域はシート抵抗に依存しており、LDD領域のシート抵抗が20kΩ/ $\square$ の場合は0.4 $\mu$ m程度、シート抵抗が100k $\Omega$ / $\square$ の場合では1.0 $\mu$ mであることが確認できた。

尚、前記チャネル幅は4μmで行っているが、チャネル領域のチャネル幅Wを微細化し、2μm以下とする場合には、特に、前記関係式(1)式、(2)式は薄膜トランジスタを作製する上での有効な指針となる。

10 また、以下の実施の形態では、前記シミュレーションに基づき、 TFTを作製したものについて具体的に説明する。

(実施の形態1-1)

図7は、本発明の実施の形態1に係る薄膜トランジスタを画素スイッチング素子として使用した液晶表示装置の概略断面図、図8は、15 本発明の実施の形態1に係る薄膜トランジスタの概略断面図、図9は、図8の概略平面図である。

図7に示すように、液晶表示装置 5 0 は、液晶パネル部 5 1 と、該液晶パネル部 5 1 の裏面側に配置されたバックライト部 5 2 等とを備えた透過型液晶表示装置である。前記液晶パネル部 5 1 は、偏光板 5 3 · 5 3 、ガラス基板 2 · 5 4 b、マトリックス状に配置された薄膜トランジスタ 1、画素電極 5 5、配向膜 5 6、液晶層 5 7、共通電極 5 8 等より構成されている。

前記ガラス基板 2 上には薄膜トランジスタ 1 (以下、TFTと称する)および画素電極 5 5 を形成し、前記基板 5 4 b には共通電極 25 5 8 を形成している。また、前記基板 2 ・ 5 4 b にはそれぞれ、ポリイミド樹脂等よりなる配向膜 5 6 ・ 5 6 を形成し、前記配向膜 5



6・56を配向方向が互いに直交する方向に予めラビング処理しており、基板2・54bは、図示せぬスペーサーを介して対向配置されている。

また、前記基板 2 ・ 5 4 b 間には液晶層 5 7 が挟持されており、 5 前記液晶層 5 7 内の液晶は 9 0 度捻じれ配向している。さらに、前記 2 ・ 5 4 b の外側面には偏光板 5 3 ・ 5 3 が、規制する光の振動方向が互いに平行となるように配置されている。

また、前記液晶パネル部 5 1 の裏面(下方)側にはバックライト部 5 2 を配置している。前記バックライト部 5 2 は、冷陰極管等の 2 光素子と、光を均一化するための光分散板等より構成されている。 次に、前記薄膜トランジスタについて、図 8 、図 9 を用いて説明 する。

薄膜トランジスタ1 は、ガラス基板 2 上に、膜厚が 5 0 0 Åの多結晶シリコン層 3、膜厚が 1 0 0 0 Åの S i O 2 (二酸化シリコン) 15 から成るゲート絶縁層 4、アルミニウムから成るゲート電極 5 a、及び S i O 2 から成る層間絶縁層 6 が順に積層されて構成されている。

また、前記多結晶シリコン層 3 は、ゲート電極 5 a の直下に位置するチャネル領域 3 c と、濃度が高いソース領域 3 a (n + 層) と、20 不純物濃度が高いドレイン領域 (n + 層) 3 b とから構成されている。また、本実施の形態においては、LDD領域 (n - 層) 3 d・3 e の長さ Δ L は 0 . 4 μ m に設定されている。また、前記チャネル領域 3 c のチャネル幅W は 5 μ m に設定されている。

ここで、前記ドレイン領域のシート抵抗をR  $(k\Omega/\Box)$ 、この 25 アクティブマトリックスTFTが使われる液晶表示装置 5 0 のバックライト部 5 2 の輝度をB  $(cd/m^2)$ 、前記チャネル領域 3 c



のチャネル幅を W (μ m )とした場合、下記( 6 )式を満たすように設計する。

 $(R + 3 0) \cdot B \cdot W = I_{off} < 1 \times 1 0^{6} \dots (6)$ 

また、TFT1には、更に、例えばアルミニウムから成るソース電極7及びドレイン電極8が設けられており、ソース電極7は、ゲート絶縁層4及び層間絶縁層6に形成されているコンタクトホール9 aを介して、ソース領域3 aに接続され、また、ドレイン電極8は、ゲート絶縁層4及び層間絶縁層6に形成されているコンタクトホール9 bを介して、ドレイン領域3 bに接続されている。

- 10 次に、薄膜トランジスタの製造方法を説明する。図10は本発明の実施の形態1-1に係る薄膜トランジスタの製造方法を示す概略断面図、図11は同じく薄膜トランジスタの製造方法を示す概略断面図、図12は同じく薄膜トランジスタの製造方法を示すフローチャートである。
- (2) 次いで、波長308nmのエキシマレーザーを用いたレー 25 ザーアニールによりa-Si層15の溶融再結晶化(p-Si化) を行ない、多結晶シリコン層16を形成する(図10(b))。



- (3) 次いで、多結晶シリコン層 1 6 を所定形状に島化して、多 結晶シリコン層 3 を形成する (図 1 0 (c))。
- (4) 次いで、ガラス基板 2 上に、多結晶シリコン層 3 を覆うようにして、ゲート絶縁層 4 となる、厚さが 1 0 0 0 Å の S i O 2 (二酸化シリコン) 層を形成する (図 1 0 ( d ))。
  - (5) 次いで、ゲート電極 5 a となる、アルミニウムから成る金属層 1 7 を製膜する (図 1 0 (e))。
  - (6) 次いで、金属層 1 7 を所定形状にパターニングしてゲート電極 5 a を形成する (図 1 0 (f))。
- (7) 次いで、ゲート電極 5 a をマスクとして使用し、不純物のドープを行なう(図10(g))。 具体的にはイオンドーピング法により不純物としてリンイオンをドーピングする。これにより、ゲート電極 5 a の直下に位置するチャネル領域 3 c は、不純物がドープされない領域となる。そして、多結晶シリコン層 3 のチャネル領域 3 c を除く領域は、不純物がドープされた層となる。尚、この場合のドーピング加速電圧は 8 0 k V でピーム電流密度は 1 μ A / c m 2 とし、高加速でn 型領域を作成するものである。
  - (8) 次いで、ゲート電極 5 a を覆って、フォトレジスト1 8 を 製膜する(図 1 0 (h))。
- 20 (9)次いで、フォトレジスト18を異方性エッチングによりパターン状に形成して、レジスト膜 5 b を形成する (図 1 1 (i))。 この際、異方性エッチングにより正確なレジスト膜 5 b のパターンを形成することができる。
- (10)次いで、図11(j)に示すように、レジスト膜5bを 25 マスクとして使用し、第2回目の不純物のドープを行なう。具体的 には、イオンドーピング法により不純物としてリンイオンをドーピ



ングする。この場合のドービング加速電圧は12kVでビーム電流密度は0.5μA/cm²とし、低加速で高濃度のn型領域を作成するものである。

(11) 次いで、層間絶縁層 (SiOx-) 6を製膜する (図 1 1 5 (k))。

(12) 次いで、層間絶縁層 6 及びゲート絶縁層 4 にコンタクトホール 9 a ・ 9 b を開口する (図 1 1 (L))。

(13) そして、スパッタ法により、例えばAlなどの金属層をコンタクトホール9a・9bに充填し、金属層の上部を所定形状に10 パターニングしてソース電極7及びドレイン電極8を形成する(図11(m))。こうして、TFT1が作製される。

前記の例では、nチャネルTFTについて説明したけれども、pチャネルTFTについても同様の製造プロセスにより製造することができる。

- 15 前記製造方法により作成した薄膜トランジスタの裏面より、50 00cd/m²の光を照射した場合、OFF電流はほぼ5pAとなる。前述したように、バックライト照射状態でOFF電流を 10p A以下にする必要があるので、本実施の形態に係る薄膜トランジスタは、良好な表示特性を確保できる。
- 20 また、薄膜トランジスタの電圧/電流特性を図13に、更にOF F電流の基板面内のばらつきを図14に示す。図13に示すように、 本実施の形態に係るTFT1(L3のグラフ)は、安定した大きい ON電流と小さいOFF電流を確保できた。また、図14より、こ のようにして作製されたTFT1は、基板面内上でのばらつきを小 25 さくすることができる。

図15にn型領域の濃度をパラメータとした、薄膜トランジスタ

の V g - I d 存性をシミュレーションした結果を示す。 L D D 領域のシート抵抗が 2 0 k Ω / □以下で O F F 電流は急激に大きくなる。従って、 L D D 領域のシート抵抗は少なくとも 2 0 k Ω / □以上の値が必要である。 一方、 L D D 領域のシート抵抗を 1 0 0 k Ω / □以上にした場合、トランジスタの O N 電流が低下しパネルの動作が不安定となった。従って、 L D D 領域のシート抵抗の範囲は、 2 0 k Ω / □以上 1 0 0 k Ω / □以下とすることが望ましい。

5

25

一般的に、バックライト輝度は最大 5 0 0 0 c d / m²程度であり、その場合、光伝導電流を 1 0 p A 以下に抑えるための空乏層幅 10 W d を求めると以下のようになる。即ち、前記(1 0)式にW = 4、B = 5 0 0 0、1 o f f = 1 0 × 1 0 - 1 2 を代入することにより 空乏層幅を求めることができ、W d = 0 . 4 μ m となる。

前記空乏層幅は、LDD領域の長さ以上にならないので、LDD領域の長さΔLを 0 . 4 μ m 以下とすることにより実効的な空乏層 15 領域が 0 . 4 μ m 以下となり、光伝導電流を抑制(1 0 p A 以下と)した構成とすることができる。尚、LDD領域が 0 . 1 μ m より小さくなると電界緩和効果がなくなり、図 2 (b) に示すように、 O F F 電流が増大するので、前記LDD領域は 0 . 1 μ m より大きい方が望ましい。

20 また、上記(10)式において、バックライト輝度 B が、例えば 2000 c d / m <sup>2</sup> の場合には、空乏層幅 W d は 1 μ m となる。

従って、空乏層幅は、 L D D 領域の長さ以上にならないので、 L D D 領域の長さ Δ L を 1 . 0 μ m 以下とすることにより 実効的な空 乏層領域が 1 . 0 μ m 以下となり、 光伝導電流を抑制することができる。より好ましくは 0 . 4 μ m 以下とするのが良い。

また、検査工程において、LDD領域が1. 0μmを超えるよう

なデバイスはOFF特性を満足できない。従って、LDD領域の長さΔLが1.0μm以下であるものを良品とする検査工程を行うことにより、良品、不良品を選別することが可能となり、パネル工程での材料ロスを削減することができる。

5 また、表1に示すように、実験例1~3(即ち、前記(2)式を満たすもの)は、光照射時のOFF電流を抑制することができるが、実験例4、5(即ち、前記(6)式を満たさないもの)は、光照射時のOFF電流を抑制することができないことが確認された。

#### 10 表 1

	B(cd/m²)	W (μm)	R (KΩ / □ )	OFF 電流
実験例1	3 0 0 0	4	5 0	0
実験例2	5000	2	5 0	0
実 験 例 3	5 0 0 0	3	3 0	0
実 験 例 4	3 0 0 0	4	8 0	×
実 験 例 5	5 0 0 0	4	5 0	×

このようにして、前記(6)式により、新たに制御できる因子 (ドレイン領域のシート抵抗) とチャネル領域のチャネル幅との関係によって、光照射時のOFF電流 (光伝導電流) を抑制する範囲を規定することができる。よって、上記(6) 式の関係を満たす薄膜トランジスタを作製することにより、OFF電流の増加を抑えることができるので、クロストークや輝度傾斜を防ぐことができ、高性能、高信頼性を実現した薄膜トランジスタの提供をすることができる。

(実施の形態1-2)

20 本発明の実施の形態 1 - 2 に係る薄膜トランジスタの製造方法について説明する。

本実施の形態 1-2 の薄膜トランジスタ は陽極酸化によって、 L D D 領域の長さを 0 .  $2~\mu$  m  $\sim 0$  .  $5~\mu$  m と小さく形成されたもの

である。これより、ドレイン側の領域は高濃度不純物領域となるので、LDD領域の長さ以上に空乏層幅が広がることがないので、光伝導電流を抑制することができるものである。具体的な製造方法の説明を以下に説明する。図17は本発明の実施の形態1-2に係る薄膜トランジスタの製造方法を示す概略断面図である。 薄膜トランジスタの製造方法を示す概略断面図である。

前述した実施の形態 1 - 1 と同様にして、ガラス基板 2 上に a - S i 層 1 5 を堆積させ、次いで、波長 3 0 8 n m のエキシマレーザーを用いたレーザーアニールにより a - S i 層 1 5 の溶融再結晶化 (p - S i 化)を行ない、多結晶シリコン層 1 6 を形成する。次いで、多結晶シリコン層 1 6 を所定形状に島化して、多結晶シリコン層 3 を形成する。次いで、ガラス基板 2 上に、多結晶シリコン層 3 を覆うようにして、ゲート絶縁層 4 を形成する。(図 1 7 (a) ~ (d))。

- 15 次いで、金属層 1 7 を製膜し、該金属層 1 7 上にフォトレジスト 1 7 a をパターン状に形成し、エッチング技術により前記金属膜 1 7 をパターニングしてゲート電極 5 a を形成する。次いで、ゲート電極 5 a の側面を陽極酸化して、酸化絶縁層 5 b を形成する。(図 1 7 (f))。
- 20 次いで、図17(g)に示すようにして、ゲート電極5aをマスクとして使用し、不純物のドープを行なう。具体的にはイオンドーピング法により不純物としてリンイオンをドーピングする。これにより、ゲート電極5aの直下に位置するチャネル領域3cは、不純物がドープされない領域となる。そして、酸化絶縁層5b・5bmががドープされない領域となる。そして、酸化のである。での外側にチャネル領域3a、ドレイン領域3bが形成される。

WO 01/84635 PCT/JP00/06330

5

一次いで、図18(h)~(j)に示すようにして、層間絶縁層(SiOx)6を製膜し、次いで、層間絶縁層6及びゲート絶縁層4にコンタクトホール9 a・9 bを開口し、そして、スパッタ法により、例えばA1などの金属層をコンタクトホール9 a・9 bに充填し、金属層の上部を所定形状にパターニングしてソース電極7及びドレイン電極8を形成する。こうして、TFTが作製される。

本実施の形態の陽極酸化によれば、LDD領域の長さを 0.2 μm ~ 0.5 μm と小さくすることが可能である。これよりドレイン側の領域は高濃度不純物領域となるので、本長さ以上に空乏層幅が10 広がることがない。従って、光伝導電流を小さく抑えることができる。

これにより、薄膜トランジスタの〇FF時には、前記低濃度不純物領域がキャリアの枯渇する高抵抗層となるためOFF電流ののののの方面であることができる。そして、前記(2)式より、LDD領域とでき、OFF電流低減のために必要以上にLDD領域を確保する必要はなくなる。また、前記(2)以時にはして(6)式を満たすことにより、薄膜トランジスタの作用により、ゲート電極からの電界の作用により、ゲート電極からの電界の作用により、ゲート電極からの電界の作用により、ゲート電極となり、の減少は起こらない。よって、(2)式および(6)式を満流を側域はキャリアとなる電子が蓄積して低抵抗領域となり、〇下下電流を少額少は起こらない。よって、(2)式および(6)式を満流薄膜トランジスタは、〇下で電流を十分確保すると共に〇FF電流を少なく押さえることが可能となる。

加えて、不純物ドーピングは、加速電圧が 1 0 k V 以上 3 0 k V 以下及びビーム電流密度が 0 · 0 5 μ A / c m <sup>2</sup> 以上 1 μ A / c m 25 <sup>2</sup> 以下の低速でのイオンドーピング法を用いることにより、イオンドーピング時でのイオンの加速電圧が低いために、ドーピング時に



おける損傷を少なくすることができる。また、不純物ドーピング時でレジストをマスクとした場合でも、レジストが変質することなくきれいに除去できる。

(実施の形態1-3)

10

15


5 本発明の実施の形態3について、図19~図22を参照しながら 説明する。

図19は本発明の実施の形態1-3に係る薄膜トランジスタを用いたC-MOSインバータの配線パターンを示す平面図であり、図20はその等価回路図であり、図21は図19の矢視X-X'断面図である。

C-MOSインバータ 5 0 は、例えば液晶表示装置の駆動回路を構成する。このC-MOSインバータ 5 0 は、n チャネルTFT 2 2 と p チャネルTFT 2 3 と か ら構成されている。n チャネルTFT 7 2 2 は、上記実施の形態 1 の n チャネルTFT 1 と同様の構成を有しており、対応する部分には同一の参照符号を付す。

P チャネルTFT 2 3 は、 L D D 構造でない 通常タイプのTFTである。即ち、TFT 2 3 は、ガラス 基板 2 上に、多結晶シリコン層 2 4、Si〇₂(二酸化シリコン)から成るゲート絶縁層 4、アルミニウムから成るゲート電極 2 5、及びSi〇₂から成る層 8 能の 5 が、順に積層されて構成されている。多結晶シリコン層 2 4 は、ゲート電極 2 5 の直下に位置するチャネル領域 2 4 c、 チャネル領域 2 4 c、 層) とないのではないなる。 更に、この下下T 2 3 には、例えばアルミニウムから成るソース電極 2 6 及びドレイン領域 2 4 b(p+層)とから構成されている。 更に、このTFT 2 3 には、例えばアルミニウムから成るソース電極 2 6 及び15 ドレイン電極 2 7 が設けられている。ソース電極 2 6 は、ゲート絶縁層 4 及び層間絶縁層 6 に形成されているコンタクトホール 2 8 a





本実施の形態 1 - 3 においては、nチャネルTFTのドレイン側 0 みを前記実施の形態 1 - 1 で説明したLDD構造とし、TFTのサイズを小さくすることができ、ソース・ドレイン間距離を 6 μm 程度に抑えることが可能であり、ソース、ドレインの両方にLDD領域を形成する場合に比較して約 5 0 %以下のサイズとすることができ、TFTの微細化を図ることができる。



TC-MOSインバータにおけるon/off時でのn-chトランジスタのバイアス状態における動作ポイントを図22に示す。このようにインバータにおけるn-chTFTにおいては、マイナス側の電源に対しゲート電極の極性は常に0Vより高い電圧で動作する。したがってマイナス側の電源は常にn-chTFTのソース電極となって作用し、出力側は常にドレイン電極となって作用する。従ってこの部分を出力側部分のみを上記構成とした回路を用いることは、アレイ基板における回路部分のしめる面積の縮小に寄与する。またこの部分での寄生容量の減少に寄与する。

10 (その他の事項)

実施の形態 1 - 1 ~ 1 - 3 では、 1 種類の濃度を有するLDD領域について説明したが、本発明はこれに限定されるものではなく、濃度差が異なる複数のLDD領域を設けるようにしてもよい。即ち、LDD領域を、チャネル領域に向かうに連れて不純物濃度が段階的に低下していく複数の接合領域から構成することによって、多段階的に不純物濃度を変化させることができるので、半導体層での電界の集中をより緩和することができる。

また、前記LDD領域はドレイン領域とチャネル領域との間にの み形成されても良く、このように構成することにより、OFF電流 20 の低減等の効果を奏すると共に、薄膜トランジスタの面積を小さく することが可能となる。

また、実施の形態 1 - 1 ~ 1 - 3 では、トップゲート型のTFTを用いて説明したが、ボトムゲート型のTFTに本発明を適用することもできる。

25 また、実施の形態 1 - 1 ~ 1 - 3 で説明した薄膜トランジスタは、 液晶表示装置以外にも、 E L 装置にも適用することが可能である。

15

25



即ち、実施の形態 1 - 1 ~ 1 - 3 に記載の薄膜トランジスタをスイッチング素子として基板上に複数形成し、該基板を備えたEL装置とすることにより、光伝導電流を抑制した構成とすることができる。

[第2の発明群]

5 (第2の発明群の概念)

本発明は、薄膜トランジスタ(以下「TFT」と称する)のOFF電流を抑えるとともに、LDD領域の長さを必要最小限に押さえてON電流の減少を抑制する構成をとることにより、高性能、高信頼性を有するTFTを実現することを目的とするものである。そこ
10 で、本発明者らは、真に必要なLDD領域の長さを求めるために、LDD領域部分をシミュレーションにより動作解析を行い、電界のかかる領域がどの程度かを求めた。

図 2 3 は、シート抵抗をパラメータとしてLDD領域を 0 . 5 μ mから 3 μ m まで変化させた場合の V g - I d 特性をシミュレーションした結果を示すグラフである。

この結果より、Vg-Id特性はLDD領域の濃度に対して大きな依存性を持つが、LDD領域の長さに対しては依存性を持たないことが確認された。以下にこの原因について考察する。

図 2 4 にチャンネル領域とLDD領域において、TFTをOFF 20 状態にした場合(Vg=-10V、Vd=6V時)の電界をシミュレーションした結果を示す。

前記シミュレーション結果より、電界のかかる領域はシート抵抗に依存しており、シート抵抗が20kΩ/□の場合は0.4μm程度、シート抵抗が100kΩ/□の場合では1.0μmであることが確認できた。

従って、電界のかかる領域以上にLDD領域を大きくしても電界

の緩和効果には効果が無く、単にトランジスタのチャンネル領域に抵抗が直列に挿入されるだけであることが解った。

また、図25は、実際のLDD領域を持つTFTの、LDD領域の長さ (ΔL) とOFF電流及びLDD領域の長さ (ΔL) とON電流との関係を示すグラフである。尚、LDD領域のシート抵抗は100kΩ/□である。

図25(a)に示すように、LDD領域を1μmより長くしても、OFF電流の低減効果は無く、前述したシミュレーション結果を反映している。また、図25(b)に示すように、LDD領域が1.

10 5μmより長くなると、ON電流を十分確保することができずにON電流は低減した。この結果より、LDD領域の範囲を1μm以上1.5μm以下とすることにより、ON電流を十分確保すると共にOFF電流を小さく押さえることが可能となる。尚、以下の実施の形態では、前記シュミレーションに基づき、TFTを作製したもの形態では、前記シュミレーションに基づき、TFTを作製したものでは、前記シュミレーションに基づき、TFTを作製したものが、では、前述のLDD領域を確実に確保するために、後に説明するが、マスク合わせの際の合わせマークにより決定することができる。

(実施の形態2 1)

5


25

図 2 6 は、実施の形態 2 - 1 に係る薄膜トランジスタの簡略化し 20 た断面図、図 2 7 は、図 2 6 の概略平面図である。

本実施の形態 2 - 1 では、本発明を n チャネル薄膜トランジスタに適用した例が示されている。この薄膜トランジスタ (以下、TFTと称する) 1 0 1 は、ガラス基板 1 0 2 上に、膜厚が 5 0 0 A の多結晶シリコン層 1 0 3、膜厚が 1 0 0 0 A の S i O 2 (二酸化シリコン) から成るゲート絶縁層 1 0 4、アルミニウムから成るゲート電極 1 0 5、及び S i O 2 から成る層間絶縁層 1 0 6 が順に積層

34

WO 01/84635



されて構成されている。前記ゲート電極105aは、レジスト膜1 05bに覆われて形成されている。尚、前記レジスト膜105bの 代わりに金属膜を用いても良い。

また、前記多結品シリコン層103は、ゲート電極105aの直 下に位置するチャネル領域103cと、不純物濃度が高いソース領 5 域 1 0 3 a ( n + 層 ) と、不純物 濃度が高いドレイン領域 ( n + 層 ) 1 0 3 b と、不純物濃度が低い低濃度不純物領域(LDD領域: n - 層) 1 0 3 d , 1 0 3 e とから構成されている。低濃度不純物領 域 1 0 3 d は、ソース領域 1 0 3 a とチャネル領域 1 0 3 c との間 に介在し、低濃度不純物領域103cは、ドレイン領域103bと 10 チャネル領域103cとの間に介在している。これら低濃度不純物 領域 1 0 3 d , 1 0 3 e は、レジスト膜 1 0 5 b のゲート電極 1 0 5 a からはみ出た部分 1 0 5 b 1 . 1 0 5 b 2 の直下に位置してい る。従って、低濃度不純物領域103dとソース領域103aとの 接合面は、レジスト膜105bの端面(図1の左側端面)とほぼー 15 致しており、低濃度不純物領域103dとチャネル領域103cと の接合面は、ゲート電極105aの端面(図1の左側端面)とほぼ 一致している。また、低濃度不純物領域103 e とドレイン領域1 0 3 b との接合面は、レジスト膜 1 0 5 b の端面(図 1 の右側端面) とほぼ一致しており、低濃度不純物領域103dとチャネル領域1 2003 c との接合面は、ゲート電極 1 0 5 a の端面(図 1 の右側端面) とほぼ一致している。また、本発明においては、前記低濃度不純物 領域の長さ $\Delta$  L は、1  $\mu$  m 以上 1 . 5  $\mu$  m 以下、チャネル幅 W は 5μmに設定されている。

25 また、TFT101には、更に、例えばアルミニウムから成るソ ース電極107及びドレイン電極108が設けられており、ソース õ

10

電極 1 0 7 は、ゲート絶縁層 1 0 4 及び層間絶縁層 1 0 6 に形成されているコンタクトホール 1 0 9 a を介して、ソース領域 1 0 3 a に接続され、また、ドレイン電極 1 0 8 は、ゲート絶縁層 1 0 4 及び層間絶縁層 1 0 6 に形成されているコンタクトホール 1 0 9 b を介して、ドレイン領域 1 0 3 b に接続されている。

次に、本発明の実施の形態 2 - 1 に係る薄膜トランジスタの製造方法を説明する。図28、図29は本発明の実施の形態 2 - 1 に係る薄膜トランジスタの製造方法を示す概略断面図、図30は、本発明の実施の形態 2 - 1 に係る薄膜トランジスタの製造方法を示すフローチャートである。

- (1) 先ず、プラズマ C V D 法により、ガラス基板 1 0 2 上に膜厚が 5 0 0 Å の a − S i 層 1 0 5 を堆積させ、次いで 4 0 0 ℃で脱水素処理を行なう(図 2 8 (a))。この脱水素処理は、結晶化を行う際に水素の脱離による S i 膜のアブレーションの発生を防ぐこと 5 に水素の脱離による S i 度のアブレーションの発生を防ぐこと D 以外でも減圧 C V D やスパッタなどのプロセスを用いることは可能である。またプラズマ C V D その他の方法を用いてポリシリコン膜を直接堆積することもできる。この場合は、後述するレーザーによるアニール工程が不要となる。
- 20 (2) 次いで、波長308nmのエキシマレーザーを用いたレーザーアニールにより a S i 層 1 1 5 の溶融再結晶化 (p S i 化)を行ない、多結品シリコン層 1 1 6 を形成する (図 2 8 (b))。
  - (3) 次いで、多結晶シリコン層 1 1 6 を所定形状に島化して、 多結品シリコン層 1 0 3 を形成する (図 2 8 (c))。
- 25 (4) 次いで、ガラス基板102上に、多結晶シリコン層103 を覆うようにして、ゲート絶縁層104となる、厚さが1000A

WO 01/84635 PCT/JP00/06330

のSi〇₂(二酸化シリコン) 層を形成する (図28 (d))。

- (5) 次いで、ゲート電極 1 0 5 a となる、アルミニウムから成る金属層 1 1 7 を製膜する (図 2 8 (e))。
- (6) 次いで、金属層117を所定形状にパターニングしてゲー 5 ト電極105aを形成する(図28(f))。
- (7) 次いで、ゲート電極105aをマスクとして使用し、第1回目の不純物のドープを行なう(図28(g))。 具体的にはイオンドーピング法により不純物としてリンイオンをドーピングする。これにより、ゲート電極105aの直下に位置するチャネル領域103 c は、不純物がドープされない領域となる。そして、多結晶シリコン層103のチャネル領域103cを除く領域A、Bは、不純物がドープされたn-層となる。尚、この場合のドーピング加速電圧は80kVでビーム電流密度は 1μ Α / c m²とし、高加速で低濃度のn型領域を作成するものである。
- 15 (8) 次いで、ゲート電極 1 0 5 a を覆って、フォトレジスト 1 1 8 を製膜する (図 2 8 (h))。
- (9)次いで、フォトレジスト118をパターニングしてレジスト膜105bを形成する (図29 (a))。ここで、(9) の工程については、図31~図34を用いて詳しく説明する。図31は、LDD領域を形成する工程を説明する概略断面工程図、図32は、フォトマスクと基板の斜視図、図33は同じく平面図、図34は、LDD領域形成後の薄膜トランジスタの概略断面図である。

図7に示すように、フォトマスク140と基板102とは対向するように配置され、フォトマスク140の上方位置には位置合わせ 8 用光源(図示せぬ)が配置されており、前記位置合わせ用光源よりフォトマスク140及び基板102にそれぞれ形成された位置合わ

37



せマーク141・142にレーザービームを入射し、それぞれの位置合わせマークの位置信号を読むことによって位置合わせを行うようにしている。

前記フォトマスク140の所定位置(フォトマスクの隅の102 箇所)には、略正方形状の位置合わせマーク141が形成されている。また、フォトマスク140の中央位置には、基板102に転写する遮蔽膜のパターン(図示せぬ)が形成されている。

5

また、ガラス基板102上には、前記位置合わせマーク141と対応する位置に、位置合わせマーク142が形成されている。該位10 置合わせマーク142は、周囲を黒い領域で囲まれた略正方形状の透明な領域とされている。尚、図示せぬが、前記位置合わせマーク141・142の形状は正方形状に限定されるものではなく、例えば、円形状等とすることもできる。

そして、図33(a)に示すように、フォトマスク140と基板1
02との位置がずれていない場合には、フォトマスク140に形成された位置合わせマーク141は、基板102に形成された位置合わせマーク141は、基板102に形成された位置合わせマーク142の透明な領域の中央に位置し、その状態でLDD領域を形成した場合には、該LDD領域103d・103eの長さΔLは1.25μmとなるように設定されている。

また、前記基板 1 0 2 とフォトマスク 1 4 0 の位置がずれ、位置合わせマーク 1 4 1 が入っていなければ、形成される L D D 領域の長さは 1 . 5 μmより大きくなることが分かり、従って、そのような場合には、位置合わせマーク 1 4 2 内に位置合わせマーク 1 4 1 が入るように基板とフォトマスクの位置を合わせるようにする。尚、前記位置合わせマーク 1 4 1 を位置合わせマーク 1 4 2 の中央に合わせるようにしても、実際には、図

38

WO 01/84635 PCT/JP00/06330

33 (b) に示すように、紙面上、左右にぶれる場合がある。しかし、本発明の場合、位置合わせ装置の精度は±0.25μmであるので、位置合わせマーク42内に位置合わせマーク41を位置するようにすることができる。このようにして、図34に示すように、形成されるLDD領域3d・3eの長さを1~1.5μm以内とすることができるのである。尚、位置合わせ装置の精度は、±0.25μmであるが、さらに精度の良い位置合わせ装置を用いれば、LDD領域のばらつきを更に小さくすることができる。

次に、前記基板とフォトマスクの位置合わせの工程について説明 10 する。

図31 (a)に示すように、ゲート電極105a上に遮蔽膜となるフォトレジストを形成する。

次に、図31 (b)、(c) に示すように、該フォトレジストにフォトマスク140を介して露光を行い、現像を行って所定のパター 15 ン状の遮蔽膜105bを形成する。

この場合、前述したように、位置合わせマーク142の透明部分内に位置合わせマーク141が入っていることを確認してから露光を行うようにする。

(10)次いで、図29(b)に示すように、レジスト膜105
20 bをマスクとして使用し、第2回目の不純物のドープを行なう。具体的には、イオンドーピング法により不純物としてリンイオンをドーピングする。この場合のドーピング加速電圧は12kVでピーム電流密度は0.5μΑ/cm²とし、低加速で高濃度のn型領域を作成するものである。

25 これにより、多結晶シリコン層 1 0 3 のうち、レジスト膜 1 0 5 b の直下に位置する領域を除く領域にイオンがドープされる。よっ

て、1回目のマオンドーピングにより不純物が既にドープされてい る領域A、Bのうち、レジスト膜105bに覆われていない領域(ソ ース領域103a、ドレイン領域103bに相当する)では、更に 不純物がドープされることになり、不純物高濃度領域(n+層)と なる。一方、領域A、Bのうち、レジスト膜105bに覆われてい 5 る領域(低濃度不純物領域103d、103eに相当する)では、 2回目のイオンドーピングによっては、不純物がドープされず、低 濃度不純物領域(n-層)となる。こうして、ソース領域 1 0 3 a (n+層) とチャネル領域103cの間に、低濃度不純物領域10 3 d (n-層) を形成し、また、ドレイン領域 1 0 3 b (n+層) 10 とチャネル領域103cの間に、低濃度不純物領域103e(n-層) を形成することができる。しかも、ゲート電極 1 0 5 a をマス クとして第1回目のイオンドーピングを行ない、更に、レジスト膜 5 b をマスクとして第 2 回目のイオンドーピングを行なうので、ソ ース領域103a、低濃度不純物領域103d,103e及びドレ 15 イン領域103bを自己整合的に形成することができ、ゲート電極 5 とソース領域 1 0 3 a の重なり部分、並びにゲート電極 1 0 5 と ドレイン領域103bの重なり部分を、考慮にいれない程度に小さ く抑えることができる。よって、LDD領域の長さが 1 ~ 1 . 5 μ mとした薄膜トランジスタを形成することができ、OFF電流を低 20 くすることができると共に、ON電流の低下を可及的に抑えること ができる。

(11) 次いで、層間絶縁層 (SiOx) 106を製膜する (図 29 (c))。

25 (12) 次いで、層間絶縁層106及びゲート絶縁層104にコンタクトホール109a, 109bを開口する(図29 (d))。

5

15

20

- (13) そして、スパッタ法により、例えばA 1 などの金属層をコンタクトホール 1 0 9 a , 1 0 9 b に充填し、金属層の上部を所定形状にパターニングしてソース電極 1 0 7 及びドレイン電極 1 0 8 を形成する (図 2 9 (e))。こうして、TFT 1 0 1 が作製される。

前記の例では、nチャネルTFTについて説明したけれども、pチャネルTFTについても同様の製造プロセスにより製造することができる。

前記製造方法により作成した薄膜トランジスタの電圧/電流特性 10 を図35に示す。更にそのOFF電流の基板面内のばらつきを図3 6に示す。

図35に示すように、本実施の形態2-1に係るTFT101(L3のグラフ)は、高抵抗領域であるLDD領域が1~1.5μmと小さいので、安定した大きいON電流と小さいOFF電流を確保できた。

また、アライナのあわせ精度が向上すれば更にLDD領域の長さを小さくすることが可能であることは言うまでもない。また、nー領域のキャリヤ濃度を大きくすることによって、電界のかかる領域は小さくなるが、一方電界のピーク値は高くなる為に、OFF電流は増加する。

図 3 7 に L D D 領 域 の 濃 度 を パ ラ メ ー タ と し た 、 薄 膜 ト ラ ン ジ ス タ の V g - I d 特 性 を シ ミ ュ レ ー ショ ン し た 結 果 を 示 す 。

L D D 領域のシート抵抗が 2 0 k Ω / □以下で O F F 電流は急激に大きくなる。従って、n - 領域のシート抵抗は少なくとも 2 0 k 2 / □以上の値が必要である。一方、L D D 領域のシート抵抗を 1 0 0 k Ω / □以上にした場合、トランジスタの O N 電流が低下しパ



ネルの動作が不安定となった。従って、LDD領域のシート抵抗の 範囲は、20 kΩ/ロ以上100 kΩ/ロ以下とすることが望ましい。

加えて、最初の不純物ドーピングは、加速電圧が10 k V以上3 5 0 k V以下及びビーム電流密度が 0 . 0 5 μ A / c m ² 以上 1 μ A / c m ² 以下の低速でのイオンドーピング法を用いることにより、 イオンドーピング時でのイオンの加速電圧が低いために、ドーピン グ時における損傷を少なくすることができる。

また、1回目の不純物ドーピング時でレジストをマスクとした場 10 合でも、レジストが変質することなくきれいに除去できる。

あるいは 2 回目の不純物ドーピングは加速電圧が 3 0 k V以上及びビーム電流 密度が 1 μ A / c m <sup>2</sup>以上の高速でのイオンドーピング法を用い、 2 回目のイオンドーピング時でも十分なイオンをポリシリコンに注入することも可能である。

15 また、本実施の形態 2 - 1 で、TFT101を構成するLDD領域の長さΔ L は 1 μ m 以上 1 . 5 μ m 以下とし、ソースードレイン間電圧 V l c を 6 V、チャネル幅 W を 6 μ m の条件で行っている。ところで、一般的にOFF電流は、ソース/ドレイン間の電界により決定され、V l c は、チャネル領域/LDD領域にのみ印加され20 るため、電界の強さはVl c / Δ L と表わされる(Solid State Electron、38、2075 (1995)。そして、電界の強さは、次式で表される。

 $4 \times 1 \ 0 \ ^{6} < V \ I \ c \ / \ \Delta \ L < 6 \times 1 \ 0 \ ^{6}$ 

そして、ΟFF電流は、チャネル幅Wに比例するので、前記LD 25 D領域の長さΔLと前記ソースードレイン間電圧Vlcとチャネル 幅Wとの関係を以下の式(3)に表すことができる。

42



## $\Delta L > (W \cdot V \mid c) / 3 6 \cdots (3)$

前記(3)式の意味について説明する。TFTの小型化が進んだ場合には、前記△L、Wの値は小さくなり、それに伴って、ソースードレイン間電圧Vlcは低下する。そこで、LDD領域の長さ△Lとソース・ドレイン間電極Vlcとチャネル幅Wとを変化させたTFTの特性を表2に示す。

-	_
-	٠,
4.X	_

	V 1 c (V)	Δ L (μ m)	VIc / A L	₩ (μm)	W·VIc/36	3 · ( W / L)	オン電流	オフ電流
実験例1	6	1	6 - 10 6	5	0.83	1.25		0
実験例2	6	1.5	4 - 10 -	5	0.83	1.25	×	<del>                                     </del>
実験例 3	3	0.5	6 - 10 6	5	0.41	1.25	<del> </del>	<del>                                     </del>
実験例4	3	0.75	4 - 106	3	0.25	0.75	<del>  \( \( \)</del>	<del>  &gt;</del>
実験例 5	6	2	3 - 106	5	0.83	1.25	<del></del>	<del>                                     </del>
実験例 6	6	0.5	12 . 106	5	0.83	1. 25	<u>×</u>	<del>  - 3</del>
実験例7	3	1	3 - 106	3	0.25	0.75	×	×

( L = 1 2 μ m 、 オ ン 電 流 〇 : オ ン 電 流 確 保 、 オ フ 電 流 〇 : オ フ 電 流 抑 制 )

10

5

表 2 に示すように、実験例 1 ~ 5 、 7 (即ち、前記(1)式を満たすもの)は、O F F 電流を抑制することができるが、実験例 6 (即ち、前記(3)式を満たさないもの)は、() F F 電流を抑制することができない。

15 また、前記チャネル領域のチャネル幅をWとした場合、LDD領域の長さΔLとチャネル領域のチャネル幅Lとチャネル幅Wとの関係は、下記(4') 式で表すことができる。

 $\Delta L < 3 \cdot (W / L) \cdots (4)$ 

前記(4)式は、ON電流の制限を示すものであり、ON電流は 20 W/Lに比例することにより導かれる条件であり、ON電流の条件 は、W/L=0.5でΔLが1.5μm以下で減少する実験結果よ り導かれたものである。そして、表1に示すように、前記(4)式 5



を満たす実験例1、3、4、6は、ON電流を確保することができた。

尚、上記 ( 4 ') 式よりもさらに O N 電流を確保するための好ま しい条件として、下記 ( 4 ) 式により、 O N 電流を確保することが できる。

 $\Delta L < 1$ . 5 · (W/L) ··· ··· (4)

このように、薄膜トランジスタのOFF時には、前記低濃度不純物領域がキャリアの枯渇する高抵抗層となるためOFF電流域の長り、LDDD領域を図ることができる。そして、前記(3)式より、LDDD領域とでき、OFF電流低減のために必要以上にLDDD領域を確保する必要はなくなる。また、前記(3)以時にはして(4)式を満たすことにより、薄膜トランジスタは、ON電流を十分確保すると共にOFF電流を小さく押さえることが可能となる。

尚、前記チャネル幅は 5 μmで行っているが、チャネル領域のチャネル幅 W を微細化し、 2 μm以下とする場合には、特に、前記関
20 係式 (3) 式、(4) 式は薄膜トランジスタを作製する上での有効な指針となる。

(実施の形態2-2)

本実施の形態 2 - 2 では、前記実施の形態 2 - 1 の製造工程において、レジスト膜 1 0 5 b を形成する場合に、前記位置合わせマー 25 クを用いてLDD領域の長さを 1 μ m 以上 1 . 5 μ m 以下とせずに、 LDD領域の長さが 1 μ m 以上 1 . 5 μ m 以下の条件を満たしてい るものを良品とする検査工程によって、LDD領域を前記範囲内とする薄膜トランジスタを得ることができる。従って、ON電流を十分確保すると共にOFF電流を小さく押さえることが可能となる。尚、本実施の形態 2 - 2 では、LDD領域を1μm以上1.5μm以下に限定するものではなく、前記実施の形態 2 - 1 で説明した(3)式、(4)式の範囲とすることができる。

(その他の事項)

前記実施の形態 2 - 1、2 - 2では、1種類の濃度を有する低濃度不純物領域について説明したが、本発明はこれに限定されるものではなく、濃度差が異なる複数の低濃度不純物領域を設けるようにしてもよい。即ち、低濃度不純物領域を、チャネル領域に向からに連れて不純物濃度が段階的に低下していく複数の接合領域から構成することによって、多段階的に不純物濃度を変化させることができるので、半導体層での電界の集中をより緩和することができる。

- 15 また、前記低濃度不純物領域はドレイン領域とチャネル領域との問にのみ形成されても良く、このように構成することにより、〇FF電流の低減等の効果を奏すると共に、薄膜トランジスタの面積を小さくすることが可能となる。さらに、このような薄膜トランジスタは液晶表示装置以外への適用も可能である。
- 20 また、C-MOSインバータ回路であって、pチャネル薄膜トランジスタとnチャネル薄膜トランジスタのうち、少なくともnチャネル薄膜トランジスタを、実施の形態2-1、2-2に係る薄膜トランジスタで構成することもできる。

25 産業上の利用可能性

以上に説明したように、本発明の構成によれば、本発明の課題を

十分に達成することができる。

即ち、第1の発明群では、〇N電流を十分確保すると共に、光照射時の光伝導電流を小さく押さえることが可能となり、消費電力が小さく、信頼性向上並びに特性向上に対して、極めてその効果は大である。

また、第2の発明群では、ON電流を十分確保すると共に、OF F電流を小さく押さえることが可能となり、消費電力が小さく、合 わせて信頼性向上並びに特性向上に対して、極めてその効果が大で ある薄膜トランジスタを提供することができる。

10

5

15

20

25

25

## 請 求 の 範 囲

1. チャネル領域と、該チャネル領域の両側に配置されたソース 領域およびドレイン領域とが形成された多結晶シリコン半導体層を5 有し、

前記チャネル領域と前記ドレイン領域との間には空乏層が形成され、

該空乏層の幅と前記チャネル領域に光が照射された場合に発生する光伝導電流とは比例関係を有し、前記光伝導電流を所定許容値内10とするために、空乏層の幅を前記比例関係に基づいて求めた値以下とした構成であることを特徴とする薄膜トランジスタ。

2. 前記ドレイン領域のシート抵抗をR (kΩ/□)、前記チャネル領域のチャネル幅をW (μm) とした場合、式 (1) の関係を
 15 満たすことを特徴とする請求項 1 に記載の薄膜トランジスタ。

$$(R + 3 0) \cdot W < A \cdots (1)$$

3. 前記ドレイン領域のシート抵抗をR (kΩ/□)、前記チャネル領域のチャネル幅をW (μm) とした場合、式 (2) の関係を
 20 満たすことを特徴とする請求項 2 に記載の薄膜トランジスタ。

 $(R \div 3 \ 0) \cdot W < 1 \times 1 \ 0^{3} \ \cdots \ (2)$ 

- 4. 前記チャネル領域のチャネル幅Wが2μm以下であることを 特徴とする請求項3に記載の薄膜トランジスタ。
  - 5. 前記ドレイン領域のシート抵抗が20kΩ/口以上、100



k Ω / □以下であることを特徴とする請求項 3 に記載の薄膜トランジスタ。

6. 前記ドレイン領域のシート抵抗が 2 0 k Ω / □以上、 1 0 0 k Ω / □以下であることを特徴とする請求項 4 に記載の薄膜トランジスタ。

7. チャネル領域と、該チャネル領域の両側にソース領域およびドレイン領域とが配置された多結晶シリコン半導体層を有し、液晶10 表示装置にスイッチング素子として備えられる薄膜トランジスタであって、

前記液晶表示装置を構成するバックライトの輝度を2000 (cd/m²)以上とする場合、前記ソース領域と前記チャネル領域との間、または前記ドレイン領域と前記チャネル領域との間の少なくともいずれか一方に、不純物濃度がソース領域およびドレイン領域よりも低い低濃度不純物領域が形成され、該低濃度不純物領域の長さΔ L は、1.0μm以下であることを特徴とする薄膜トランジスタ。

20 8. チャネル領域と、チャネル領域の両側に配置されたソース領域およびドレイン領域とが形成され、前記ソース領域とチャネル領域との間、またはドレイン領域とチャネル領域との間の少なくともいずれか一方に、不純物濃度がソース領域およびドレイン領域よりも低い低濃度不純物領域が形成された多結晶シリコン半導体層を有25 する薄膜トランジスタであって、

前記低濃度不純物領域の長さをΔL(μm)、ソースードレイン



間電圧を V 1 c ( V )、前記チャネル領域のチャネル幅を W (μm) とした場合、式 ( 3 ) の関係を満たすことを特徴とする薄膜トラン ジスタ。

 $\Delta L > (W + V | C) / 3 | 6 \cdots (3)$ 

5

9. 前記チャネル領域のチャネル長をL (μm) とした場合、式(4)の関係を満たすことを特徴とする請求項 8 に記載の薄膜トランジスタ。

 $\Delta$  L < 1 . 5 · (W/L) ··· (4)

10

- 1 0 . 前記チャネル領域のチャネル幅W (μm) が 2 μm以下であることを特徴とする請求項 9 に記載の薄膜トランジスタ。
- 1 1 . 前記低濃度不純物領域のシート抵抗が 2 0 k Ω / □以上、 15 1 0 0 k Ω / □以下であることを特徴とする請求項 9 に記載の薄膜トランジスタ。
- 1 2 . 前記低濃度不純物領域のシート抵抗が 2 0 k Ω / □以上、 1 0 0 k Ω / □以下であることを特徴とする請求項 1 0 に記載の薄 20 膜トランジスタ。
  - 13. 前記低濃度不純物領域が、ドレイン領域とチャネル領域との間にのみ形成されていることを特徴とする請求項11に記載の薄膜トランジスタ。

25

1 4 . 請求項1 に記載の薄膜トランジスタをスイッチング素子と

して備えた液晶パネル部と、

前記液晶パネル部に裏面側より光を供給するバックライト部と、を備えた液晶表示装置であって、

前記ドレイン領域のシート抵抗をR (k Ω / □)、前記バックラ 5 イト部の輝度をB (c d / m²)、前記チャネル領域のチャネル幅をW (μ m) とした場合、式 (5) の関係を満たすことを特徴とする液晶表示装置。

$$(R + 3 0) \cdot B \cdot W < C \dots (5)$$

10 15.前記ドレイン領域のシート抵抗をR(kΩ/□)、前記パックライト部の輝度をB(cd/m²)、前記チャネル領域のチャネル幅をW(μm)とした場合、式(6)の関係を満たすことを特徴とする請求項14に記載の液晶表示装置。

$$(R + 3 0) \cdot B \cdot W < 1 \times 1 0$$
 ...  $(6)$ 

15

16. 薄膜トランジスタを有する基板に形成された画素電極上層に発光層を有し、該発光層上層に対向電極が形成されたEL装置であって、

前記薄膜トランジスタは、請求項1に記載の薄膜トランジスタで20 あり、該薄膜トランジスタのチャネル領域に照射される光強度をB(cd/m²)とした場合、式(5)の関係を満たすことを特徴とするEL装置。

$$(R + 3 0) \cdot B \cdot W < C \dots (5)$$

25 17. 前記ドレイン領域のシート抵抗を R ( k Ω / □)、前記チャネル領域に照射される光強度を B ( c d / m²)、前記チャネル

領域のチャネル幅をW(μm)とした場合、式(6)の関係を満たすことを特徴とする請求項16に記載のEL表示装置。

 $(R + 3 0) \cdot B \cdot W < 1 \times 1 0^{6} \dots (6)$ 

5 18. 絶縁性基板上に多結晶シリコン半導体層を形成する多結晶 シリコン半導体層形成工程と、

前記多結晶シリコン半導体層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、

前記ゲート絶縁膜上にゲート電極をパターン状に形成するゲート 10 電極形成工程と、

前記ゲート電極の側面を酸化し、該ゲート電極の側面を覆う金属酸化膜を形成する陽極酸化工程と、

前記多結晶シリコン半導体層に前記ゲート電極をマスクとして不純物をドープする不純物ドープ工程と、

15 を有する薄膜トランジスタの製造方法であって、

前記陽極酸化工程において形成される金属酸化膜の膜厚を制御して、前記不純物ドープ工程において形成される低濃度不純物領域の長さΔ L を 1 . 0 μ m 以下とすることを特徴とする薄膜トランジスタの製造方法。

20

19. 絶縁性基板上に多結晶シリコン半導体層を形成する多結晶シリコン半導体層形成工程と、

前記多結晶シリコン半導体層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、

25 前記ゲート絶縁膜上にゲート電極をパターン状に形成するゲート 電極形成工程と、 5

前記多結晶シリコン半導体層に前記ゲート電極をマスクとして不純物をドープする第1の不純物ドープ工程と、

前記第1の不純物ドープ工程により、不純物がドープされた半導体領域上に遮蔽膜を形成し、該遮蔽膜を異方性エッチングによりパターン状に形成する遮蔽膜形成工程と、

前記多結晶シリコン半導体層に前記遮蔽膜をマスクとして不純物をドープして、遮蔽膜の下部領域とそれ以外の領域で不純物濃度差が存在するようにして、ソース領域とチャネル領域との間、またはドレイン領域とチャネル領域との間の少なくともいずれか一方に、

10 不純物濃度がソース領域及びドレイン領域よりも低い低濃度不純物領域を形成し、該低濃度不純物領域の長さを1.0μm以下とする第2の不純物ドープ工程と、


を有することを特徴とする薄膜トランジスタの製造方法。

20. 前記低濃度不純物領域の長さΔLが1. 0μm以下のものを良品とする検査工程を含むことを特徴とする請求項19に記載の 薄膜トランジスタの製造方法。

20

25


図1




1/38

HIS PAGE BLANK (USPTO)

図2






2/38


THIS PAGE BLANK (USPTO)

図3




THIS PAGE BLANK (USPTO)

図4



THIS PAGE BLANK (USPTO)

図5




Roff(TFTのオフ抵抗) = Vsd/Ioff Ioff:トランジスタのオフ電流 Vsd:ソース/ドレイン電圧

Cs:蓄積容量 Clc:液晶容量


THIS PAGE BLANK (USPTO)

図6




THIS PAGE BLANK (USP

図7





THIS PAGE BLANK (USP')

· 図8



THIS PAGE BLANK (USPTO)











図11



11/38








図15




図16





図17










図19










THIS PAGE BLANK (USPIC,






THIS PAGE BLANK (USPIC,











25/38

THIS PAGE BLANK (USPIU,














29/38
















31/38





























International application No.

PCT/JP00/06330

A CLASS	SIFICATION OF SUBJECT MATTER	· · · · · · · · · · · · · · · · · · ·			
	C1 <sup>7</sup> H01L29/786, H01L21/336, G0	02F1/1368			
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELD	S SEARCHED				
	ocumentation searched (classification system followed . Cl <sup>7</sup> H01L29/786, H01L21/336, G0	by classification symbols) 02F1/1368			
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho 1922~1996 Toroku Jitsuyo Shinan Koho 1994-2001  Kokai Jitsuyo Shinan Koho 1971~2001 Jitsuyo Shinan Toroku Koho 1996-2001				
	lata base consulted during the international search (nam ST FILE (JOIS)	e of data base and, where practicable, sea	rch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Y X	US 5308998 A (Semiconductor Energy 03 May, 1994 (03.05.94), Column 4, lines 57 to 59; Column line 18 & JP, 5-114724, A, (Semiconductor)	7, line 22 to Column 9,	7,19 8-13,18		
	Ltd.),page 4, right column, line column, line 21 to page 6, right KR, 9611183, B	s 23 to 27; page 5, right			
Y X	JP 5-72555 A (Seiko Epson Corpo 26 March, 1993 (26.03.93), Claims; page 2, right column, line line 33 (Family: none)		7,19 8-13		
Y	JP 10-293322 A (Canon Inc.), 04 November, 1998 (04.11.98), page 3, right column, lines 3 t	co ll (Family: none)	7		
Y	US 5977559 A (Semiconductor Energy 02 November, 1999 (02.11.99), Column 5, line 66 to Column 7, & JP, 8-213633, A	-	19,20		
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "E" earlier document but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone			
cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means  "P" document published prior to the international filing date but later		"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family			
than th	ne priority date claimed				
Date of the actual completion of the international search 15 January, 2001 (15.01.01)		Date of mailing of the international search report 23 January, 2001 (23.01.01)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			





Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	(Semiconductor Energy Laboratory Co., Ltd.), page 5, left column, line 35 to page 6, left column, line 29	**************************************
		•
	·	
		·
		·
	·	
•		